Université Sétif 1
Faculté des Sciences
Tronc Commun Mathématique Informatique

1-ière année (année2018/19)
Module Structures Machines 2
Enseignant Kara Abdelaziz

Solution Série 1
(Circuits Combinatoires)

Exercice 01 :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E1	E2	E3	E4	Sortie
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	0
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	1
1	1	1	0	0
1	1	1	1	0

Étape 3 : Fonctions Canoniques Disjonctives

Sortie(E1,E2,E3,E4) = $E1 \cdot E2 \cdot \overline{E3} \cdot E4$

Étape 4 : Tables de Karnaugh

Pas plus de simplification possible.

Étape 5 : Logigramme



Exercice 02 :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E3	E2	E1	E0	A	B	C	D	E	F	G
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	-	-	-	-	-	-	-
1	0	1	1	-	-	-	-	-	-	-
1	1	0	0	-	-	-	-	-	-	-
1	1	0	1	-	-	-	-	-	-	-
1	1	1	0	-	-	-	-	-	-	-
1	1	1	1	-	-	-	-	-	-	-

Étape 3 : Fonctions Canoniques Disjonctives/Conjonctives

$A(E3,E2,E1,E0) = (E3+E2+E1+\overline{E0})\cdot(E3+\overline{E2}+E1+E0)$
$B(E3,E2,E1,E0) = (E3+\overline{E2}+E1+\overline{E0})\cdot(E3+\overline{E2}+\overline{E1}+E0)$
$C(E3,E2,E1,E0) = (E3+E2+\overline{E1}+E0)$
$D(E3,E2,E1,E0) = (E3+E2+E1+\overline{E0})\cdot(E3+\overline{E2}+E1+E0)\cdot(E3+\overline{E2}+\overline{E1}+\overline{E0})$
$E(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2\cdot E1\cdot\overline{E0} + E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0}$
$F(E3,E2,E1,E0) = (E3+E2+E1+\overline{E0})\cdot(E3+E2+\overline{E1}+E0)\cdot(E3+E2+\overline{E1}+\overline{E0})\cdot(E3+\overline{E2}+\overline{E1}+\overline{E0})$
$G(E3,E2,E1,E0) = (E3+E2+E1+E0)\cdot(E3+E2+E1+\overline{E0})\cdot(E3+\overline{E2}+\overline{E1}+\overline{E0})$

Étape 4 : Tables de Karnaugh

E1E0 \ E3E2	00	01	11	10
00	1	0	-	1
01	0	1	-	1
11	1	1	-	-
10	1	1	-	-

$A(E3,E2,E1,E0) = (E3+E2+E1+\overline{E0})\cdot(\overline{E2}+E1+E0)$

E1E0 \ E3E2	00	01	11	10
00	1	1	-	1
01	1	0	-	1
11	1	1	-	-
10	1	0	-	-

$B(E3,E2,E1,E0) = (\overline{E2}+E1+\overline{E0})\cdot(\overline{E2}+\overline{E1}+E0)$

E1E0 \ E3E2	00	01	11	10
00	1	1	-	1
01	1	1	-	1
11	1	1	-	-
10	0	1	-	-

$C(E3,E2,E1,E0) = (E2+\overline{E1}+E0)$

E1E0 \ E3E2	00	01	11	10
00	1	0	-	1
01	0	1	-	1
11	1	0	-	-
10	1	1	-	-

$D(E3,E2,E1,E0) = (E3+E2+E1+\overline{E0})\cdot(\overline{E2}+E1+E0)\cdot(\overline{E2}+\overline{E1}+\overline{E0})$

E1E0 \ E3E2	00	01	11	10
00	1	0	-	1
01	0	0	-	0
11	0	0	-	-
10	1	1	-	-

$E(E3,E2,E1,E0) = E1\cdot\overline{E0} + \overline{E2}\cdot\overline{E0}$

E1E0 \ E3E2	00	01	11	10
00	1	1	-	1
01	0	1	-	1
11	0	0	-	-
10	0	1	-	-

$F(E3,E2,E1,E0) = (\overline{E1}+\overline{E0})\cdot(E3+E2+\overline{E0})\cdot(E2+\overline{E1})$

E1E0 \ E3E2	00	01	11	10
00	0	1	-	1
01	0	1	-	1
11	1	0	-	-
10	1	1	-	-

$$G(E3,E2,E1,E0) = (E3+E2+E1)\cdot(\overline{E2}+\overline{E1}+\overline{E0})$$

<u>Étape 5</u> : Logigramme





Exercice 03 :

1)

Multiplexeur :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E0	**E1**	**S**	**Sortie**
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

Étape 3 : Fonctions Canoniques Disjonctives

Sortie(E0,E1,S) = $\overline{E0}\cdot E1\cdot S + E0\cdot\overline{E1}\cdot\overline{S} + E0\cdot E1\cdot\overline{S} + E0\cdot E1\cdot S$

Étape 4 : Table de Karnaugh

S \ E0E1	00	01	11	10
0	0	0	1	1
1	0	1	1	0

Sortie(E0,E1,S) = $E0\cdot\overline{S} + E1\cdot S$

Étape 5 : Logigramme



Démultiplexeur :

<u>Étape 1</u> : Schéma global



<u>Étape 2</u> : Table de Vérité

E	S1	S0	Sortie0	Sortie1	Sortie02	Sortie03
0	0	0	0	0	0	0
0	0	1	0	0	0	0
0	1	0	0	0	0	0
0	1	1	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	0	0
1	1	0	0	0	1	0
1	1	1	0	0	0	1

<u>Étape 3</u> : Fonctions Canoniques Disjonctives

$Sortie0(E,S1,S0) = E \cdot \overline{S1} \cdot \overline{S0}$
$Sortie1(E,S1,S0) = E \cdot \overline{S1} \cdot S0$
$Sortie2(E,S1,S0) = E \cdot S1 \cdot \overline{S0}$
$Sortie3(E,S1,S0) = E \cdot S1 \cdot S0$

<u>Étape 4</u> : Tables de Karnaugh

Pas plus de simplification possible.

Étape 5 : Logigramme



Encodeur :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E3	E2	E1	E0	S1	S0
0	0	0	0	-	-
0	0	0	1	0	0
0	0	1	0	0	1
0	0	1	1	-	-
0	1	0	0	1	0
0	1	0	1	-	-
0	1	1	0	-	-
0	1	1	1	-	-
1	0	0	0	1	1
1	0	0	1	-	-
1	0	1	0	-	-
1	0	1	1	-	-
1	1	0	0	-	-
1	1	0	1	-	-
1	1	1	0	-	-
1	1	1	1	-	-

Étape 3 : Fonctions Canoniques Disjonctives

$S0(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0} + E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0}$
$S1(E3,E2,E1,E0) = \overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0}$

Étape 4 : Tables de Karnaugh

E3E2 / E1E0	00	01	11	10
00	-	0	-	1
01	0	-	-	-
11	-	-	-	-
10	1	-	-	-

$S0(E3,E2,E1,E0) = E3 + E1$

E3E2 / E1E0	00	01	11	10
00	-	1	-	1
01	0	-	-	-
11	-	-	-	-
10	0	-	-	-

$S1(E3,E2,E1,E0) = \overline{E1}\cdot\overline{E0}$

Étape 5 : Logigramme



Décodeur :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E1	E0	S0	S1	S2	S3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Étape 3 : Fonctions Canoniques Disjonctives

$S0(E1,E0) = \overline{E1}\cdot\overline{E0}$
$S1(E1,E0) = \overline{E1}\cdot E0$
$S2(E1,E0) = E1\cdot\overline{E0}$
$S3(E1,E0) = E1\cdot E0$

Étape 4 : Tables de Karnaugh

Pas plus de simplification possible.

Étape 5 : Logigramme



Contrôleur de priorité :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E1	E2	E3	E4	S1	S2	S3	S4
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	0	0	0	1	0
0	0	1	1	0	0	1	0
0	1	0	0	0	1	0	0
0	1	0	1	0	1	0	0
0	1	1	0	0	1	0	0
0	1	1	1	0	1	0	0
1	0	0	0	1	0	0	0
1	0	0	1	1	0	0	0
1	0	1	0	1	0	0	0
1	0	1	1	1	0	0	0
1	1	0	0	1	0	0	0
1	1	0	1	1	0	0	0
1	1	1	0	1	0	0	0
1	1	1	1	1	0	0	0

Ou : (avec les très de réduction)

E1	E2	E3	E4	S1	S2	S3	S4
0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1
0	0	1	-	0	0	1	0
0	1	-	-	0	1	0	0
1	-	-	-	1	0	0	0

Étape 3 : Fonctions Canoniques Disjonctives

$$S1(E1,E2,E3,E4) = E1\cdot\overline{E2}\cdot\overline{E3}\cdot\overline{E4} + E1\cdot\overline{E2}\cdot\overline{E3}\cdot E4 + E1\cdot\overline{E2}\cdot E3\cdot\overline{E4} + E1\cdot\overline{E2}\cdot E3\cdot E4 + E1\cdot E2\cdot\overline{E3}\cdot\overline{E4} + E1\cdot E2\cdot\overline{E3}\cdot E4 + E1\cdot E2\cdot E3\cdot\overline{E4} + E1\cdot E2\cdot E3\cdot E4$$

$$S2(E1,E2,E3,E4) = \overline{E1}\cdot E2\cdot\overline{E3}\cdot\overline{E4} + \overline{E1}\cdot E2\cdot\overline{E3}\cdot E4 + \overline{E1}\cdot E2\cdot E3\cdot\overline{E4} + \overline{E1}\cdot E2\cdot E3\cdot E4$$

$$S3(E1,E2,E3,E4) = \overline{E1}\cdot\overline{E2}\cdot E3\cdot\overline{E4} + \overline{E1}\cdot\overline{E2}\cdot E3\cdot E4$$

$$S4(E1,E2,E3,E4) = \overline{E1}\cdot\overline{E2}\cdot\overline{E3}\cdot E4$$

Étape 4 : Tables de Karnaugh

E3E4 \ E1E2	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	0	0	1	1
10	0	0	1	1

S1(E1,E2,E3,E4) = E3

E3E4 \ E1E2	00	01	11	10
00	0	1	0	0
01	0	1	0	0
11	0	1	0	0
10	0	1	0	0

S2(E1,E2,E3,E4) = $\overline{E1}\cdot E2$

E3E4 \ E1E2	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	0	0	0
10	1	0	0	0

S3(E1,E2,E3,E4) = $\overline{E1}\cdot\overline{E2}\cdot E3$

E3E4 \ E1E2	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	0	0	0	0
10	0	0	0	0

S4(E1,E2,E3,E4) = $\overline{E1}\cdot\overline{E2}\cdot\overline{E3}\cdot E4$

Étape 5 : Logigramme



Contrôleur de parité :

<u>Étape 1</u> : Schéma global



<u>Étape 2</u> : Table de Vérité

E3	E2	E1	E0	Impair
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	0
1	0	1	1	1
1	1	0	0	0
1	1	0	1	1
1	1	1	0	1
1	1	1	1	0

<u>Étape 3</u> : Fonctions Canoniques Disjonctives

Impair(E3,E2,E1,E0) = $\overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot E2\cdot E1\cdot E0 +$
$E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot E1\cdot E0 + E3\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot E2\cdot E1\cdot\overline{E0}$

Étape 4 : Tables de Karnaugh

E1E0 \ E3E2	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	1	0	1
10	1	0	1	0

$$Impair(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot E2\cdot E1\cdot E0 + E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot E1\cdot E0 + E3\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot E2\cdot E1\cdot\overline{E0}$$

Aucune simplification n'a été effectuée par la table de Karnaugh.

Simplification Algébrique

$$Impair(E3,E2,E1,E0) = (\overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0}) + (\overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot E2\cdot E1\cdot E0) + (E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot E1\cdot E0) + (E3\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot E2\cdot E1\cdot\overline{E0})$$

$$= \overline{E3}\cdot\overline{E2}\cdot(\overline{E1}\cdot E0 + E1\cdot\overline{E0}) + \overline{E3}\cdot E2\cdot(\overline{E1}\cdot\overline{E0} + E1\cdot E0) + E3\cdot\overline{E2}\cdot(\overline{E1}\cdot\overline{E0} + E1\cdot E0) + E3\cdot E2\cdot(\overline{E1}\cdot E0 + E1\cdot\overline{E0})$$

$$= \overline{E3}\cdot\overline{E2}\cdot(E1 \oplus E0) + \overline{E3}\cdot E2\cdot(E1 \otimes E0) + E3\cdot\overline{E2}\cdot(E1 \otimes E0) + E3\cdot E2\cdot(E1 \oplus E0)$$

$$= (\overline{E3}\cdot\overline{E2} + E3\cdot E2)\cdot(E1 \oplus E0) + (\overline{E3}\cdot E2 + E3\cdot\overline{E2})\cdot(E1 \otimes E0)$$

$$= (E3 \otimes E2)\cdot(E1 \oplus E0) + (E3 \oplus E2)\cdot(E1 \otimes E0)$$

On met ($X = E1 \oplus E0$) et ($Y = E3 \oplus E2$)

$$= \overline{Y}\cdot X + Y\cdot\overline{X} = Y \oplus X = E3 \oplus E2 \oplus E1 \oplus E0$$

Étape 5 : Logigramme



Remarque : La méthode d'utilisation du xor ou du xnor pour implémenter le Contrôleur de parité est bien connu dans le domaine de la conception Hardware.

Additionneur :

<u>Étape 1</u> : Schéma global



<u>Étape 2</u> : Table de Vérité

A1	A0	B1	B0	S1	S0	R
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	1	0	0
0	0	1	1	1	1	0
0	1	0	0	0	1	0
0	1	0	1	1	0	0
0	1	1	0	1	1	0
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	1	0
1	0	1	0	0	0	1
1	0	1	1	0	1	1
1	1	0	0	1	1	0
1	1	0	1	0	0	1
1	1	1	0	0	1	1
1	1	1	1	1	0	1

<u>Étape 3</u> : Fonctions Canoniques Disjonctives

$$S1(A1,A0,B1,B0) = \overline{A1}\cdot\overline{A0}\cdot B1\cdot\overline{B0} + \overline{A1}\cdot\overline{A0}\cdot B1\cdot B0 + \overline{A1}\cdot A0\cdot\overline{B1}\cdot B0 + \overline{A1}\cdot A0\cdot B1\cdot\overline{B0} + A1\cdot\overline{A0}\cdot\overline{B1}\cdot\overline{B0} + A1\cdot\overline{A0}\cdot\overline{B1}\cdot B0 + A1\cdot A0\cdot\overline{B1}\cdot\overline{B0} + A1\cdot A0\cdot B1\cdot B0$$

$$S0(A1,A0,B1,B0) = \overline{A1}\cdot\overline{A0}\cdot\overline{B1}\cdot B0 + \overline{A1}\cdot\overline{A0}\cdot B1\cdot B0 + \overline{A1}\cdot A0\cdot\overline{B1}\cdot\overline{B0} + \overline{A1}\cdot A0\cdot B1\cdot\overline{B0} + A1\cdot\overline{A0}\cdot\overline{B1}\cdot B0 + A1\cdot\overline{A0}\cdot B1\cdot B0 + A1\cdot A0\cdot\overline{B1}\cdot\overline{B0} + A1\cdot A0\cdot B1\cdot\overline{B0}$$

$$R(A1,A0,B1,B0) = \overline{A1}\cdot A0\cdot B1\cdot B0 + A1\cdot\overline{A0}\cdot B1\cdot\overline{B0} + A1\cdot\overline{A0}\cdot B1\cdot B0 + A1\cdot A0\cdot\overline{B1}\cdot B0 + A1\cdot A0\cdot B1\cdot\overline{B0} + A1\cdot A0\cdot B1\cdot B0$$

<u>Étape 4</u> : Tables de Karnaugh

B1B0 \ A1A0	00	01	11	10
00	0	0	1	1
01	0	1	0	1
11	1	0	1	0
10	1	1	0	0

$$S1(A1,A0,B1,B0) = \overline{A1}\cdot\overline{A0}\cdot B1 + \overline{A1}\cdot B1\cdot\overline{B0} + \overline{A1}\cdot A0\cdot\overline{B1}\cdot B0 + A1\cdot A0\cdot B1\cdot B0 + A1\cdot\overline{B1}\cdot\overline{B0} + A1\cdot\overline{A0}\cdot\overline{B1}$$

B1B0 \ A1A0	00	01	11	10
00	0	1	1	0
01	1	0	0	1
11	1	0	0	1
10	0	1	1	0

$$S0(A1,A0,B1,B0) = \overline{A0}\cdot B0 + A0\cdot\overline{B0}$$

B1B0 \ A1A0	00	01	11	10
00	0	0	0	0
01	0	0	1	0
11	0	1	1	1
10	0	0	1	1

$$R(A1,A0,B1,B0) = A1\cdot B1 + A1\cdot A0\cdot B0 + A0\cdot B1\cdot B0$$

Étape 5 : Logigramme



Complément-à-1 :

<u>Étape 1</u> : Schéma global



<u>Étape 2</u> : Table de Vérité

E2	E1	E0	S2	S1	S0
0	0	0	1	1	1
0	0	1	1	1	0
0	1	0	1	0	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	0	1	0
1	1	0	0	0	1
1	1	1	0	0	0

<u>Étape 3</u> : Fonctions Canoniques Disjonctives

$S2(E2,E1,E0) = \overline{E2}\cdot\overline{E1}\cdot\overline{E0} + \overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E2}\cdot E1\cdot\overline{E0} + \overline{E2}\cdot E1\cdot E0$

$S1(E2,E1,E0) = \overline{E2}\cdot\overline{E1}\cdot\overline{E0} + \overline{E2}\cdot\overline{E1}\cdot E0 + E2\cdot\overline{E1}\cdot\overline{E0} + E2\cdot\overline{E1}\cdot E0$

$S0(E2,E1,E0) = \overline{E2}\cdot\overline{E1}\cdot\overline{E0} + \overline{E2}\cdot E1\cdot\overline{E0} + E2\cdot\overline{E1}\cdot\overline{E0} + E2\cdot E1\cdot\overline{E0}$

Étape 4 : Tables de Karnaugh

E0 \ E2E1	00	01	11	10
0	1	1	0	0
1	1	1	0	0

S2(E2,E1,E0) = $\overline{E2}$

E0 \ E2E1	00	01	11	10
0	1	0	0	1
1	1	0	0	1

S1(E2,E1,E0) = $\overline{E1}$

E0 \ E2E1	00	01	11	10
0	1	1	1	1
1	0	0	0	0

S0(E2,E1,E0) = $\overline{E0}$

Étape 5 : Logigramme



Shifter :

<u>Étape 1</u> : Schéma global



<u>Étape 2</u> : Table de Vérité

T1	T0	E1	E0	S1	S0
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	0	1	1	0
0	1	1	0	0	0
0	1	1	1	1	0
1	0	0	0	0	0
1	0	0	1	0	0
1	0	1	0	0	0
1	0	1	1	0	0
1	1	0	0	-	-
1	1	0	1	-	-
1	1	1	0	-	-
1	1	1	1	-	-

<u>Étape 3</u> : Fonctions Canoniques Disjonctives

$S1(T1,T0,E1,E0) = \overline{T1}\cdot\overline{T0}\cdot E1\cdot\overline{E0} + \overline{T1}\cdot\overline{T0}\cdot E1\cdot E0 + \overline{T1}\cdot T0\cdot\overline{E1}\cdot E0 + \overline{T1}\cdot T0\cdot E1\cdot E0$

$S0(T1,T0,E1,E0) = \overline{T1}\cdot\overline{T0}\cdot\overline{E1}\cdot E0 + \overline{T1}\cdot\overline{T0}\cdot E1\cdot E0$

<u>Étape 4</u> : Tables de Karnaugh

E1E0 \ T1T0	00	01	11	10
00	0	0	-	0
01	0	1	-	0
11	1	1	-	0
10	1	0	-	0

$S1(T1,T0,E1,E0) = \overline{T1}\cdot\overline{T0}\cdot E1 + T0\cdot E0$

E1E0 \ T1T0	00	01	11	10
00	0	0	-	0
01	1	0	-	0
11	1	0	-	0
10	0	0	-	0

$S0(T1,T0,E1,E0) = \overline{T1}\cdot\overline{T0}\cdot E0$

<u>Étape 5</u> : Logigramme



Comparateur :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

A1	A0	B1	B0	S	E	I
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
1	0	1	1	0	0	1
1	1	0	0	1	0	0
1	1	0	1	1	0	0
1	1	1	0	1	0	0
1	1	1	1	0	1	0

Étape 3 : Fonctions Canoniques Disjonctives

$S(A1,A0,B1,B0) = \overline{A1}\cdot A0\cdot\overline{B1}\cdot\overline{B0} + A1\cdot\overline{A0}\cdot\overline{B1}\cdot\overline{B0} + A1\cdot\overline{A0}\cdot\overline{B1}\cdot B0 + A1\cdot A0\cdot\overline{B1}\cdot\overline{B0} +$
$A1\cdot A0\cdot\overline{B1}\cdot B0 + A1\cdot A0\cdot B1\cdot\overline{B0}$

$E(A1,A0,B1,B0) = \overline{A1}\cdot\overline{A0}\cdot\overline{B1}\cdot\overline{B0} + \overline{A1}\cdot A0\cdot\overline{B1}\cdot B0 + A1\cdot\overline{A0}\cdot B1\cdot\overline{B0} + A1\cdot A0\cdot B1\cdot B0$

$I(A1,A0,B1,B0) = \overline{A1}\cdot\overline{A0}\cdot\overline{B1}\cdot B0 + \overline{A1}\cdot\overline{A0}\cdot B1\cdot\overline{B0} + \overline{A1}\cdot\overline{A0}\cdot B1\cdot B0 + \overline{A1}\cdot A0\cdot B1\cdot\overline{B0} +$
$\overline{A1}\cdot A0\cdot B1\cdot B0 + A1\cdot\overline{A0}\cdot B1\cdot B0$

Étape 4 : Tables de Karnaugh

B1B0 \ A1A0	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	0	0	0	0
10	0	0	1	0

$S(A1,A0,B1,B0) = A1\cdot\overline{B1} + A0\cdot\overline{B1}\cdot\overline{B0} +$
$A1\cdot A0\cdot\overline{B0}$

B1B0 \ A1A0	00	01	11	10
00	1	0	0	0
01	0	1	0	0
11	0	0	1	0
10	0	0	0	1

$E(A1,A0,B1,B0) = \overline{A1}\cdot\overline{A0}\cdot\overline{B1}\cdot\overline{B0} +$
$\overline{A1}\cdot A0\cdot\overline{B1}\cdot B0 + A1\cdot\overline{A0}\cdot B1\cdot\overline{B0} +$
$A1\cdot A0\cdot B1\cdot B0$

B1B0 \ A1A0	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	1	1	0	1
10	1	1	0	0

$I(A1,A0,B1,B0) = \overline{A1}\cdot B1 + \overline{A0}\cdot B1\cdot B0 + \overline{A1}\cdot\overline{A0}\cdot B0$

Étape 5 : Logigramme



Étendreur de signe :

Étape 1 : Schéma global



Étape 2 : Table de Vérité

E3	E2	E1	E0	S7	S6	S5	S4	S3	S2	S1	S0
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	1	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	1	0
0	0	1	1	0	0	0	0	0	0	1	1
0	1	0	0	0	0	0	0	0	1	0	0
0	1	0	1	0	0	0	0	0	1	0	1
0	1	1	0	0	0	0	0	0	1	1	0
0	1	1	1	0	0	0	0	0	1	1	1
1	0	0	0	1	1	1	1	1	0	0	0
1	0	0	1	1	1	1	1	1	0	0	1
1	0	1	0	1	1	1	1	1	0	1	0
1	0	1	1	1	1	1	1	1	0	1	1
1	1	0	0	1	1	1	1	1	1	0	0
1	1	0	1	1	1	1	1	1	1	0	1
1	1	1	0	1	1	1	1	1	1	1	0
1	1	1	1	1	1	1	1	1	1	1	1

Étape 3 : Fonctions Canoniques Disjonctives

$$\begin{aligned} S7(E3,E2,E1,E0) = {} & E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + E3\cdot\overline{E2}\cdot E1\cdot\overline{E0} + E3\cdot\overline{E2}\cdot E1\cdot E0 + \\ & E3\cdot E2\cdot\overline{E1}\cdot\overline{E0} + E3\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot E2\cdot E1\cdot\overline{E0} + E3\cdot E2\cdot E1\cdot E0 \end{aligned}$$

$$\begin{aligned} S6(E3,E2,E1,E0) & = S5(E3,E2,E1,E0) = S4(E3,E2,E1,E0) \\ & = S3(E3,E2,E1,E0) = S7(E3,E2,E1,E0) \end{aligned}$$

$$\begin{aligned} S2(E3,E2,E1,E0) = {} & \overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot E2\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot E2\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2\cdot E1\cdot E0 + \\ & E3\cdot E2\cdot\overline{E1}\cdot\overline{E0} + E3\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot E2\cdot E1\cdot\overline{E0} + E3\cdot E2\cdot E1\cdot E0 \end{aligned}$$

$$\begin{aligned} S1(E3,E2,E1,E0) = {} & \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0} + \overline{E3}\cdot\overline{E2}\cdot E1\cdot E0 + \overline{E3}\cdot E2\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2\cdot E1\cdot E0 + \\ & E3\cdot\overline{E2}\cdot E1\cdot\overline{E0} + E3\cdot\overline{E2}\cdot E1\cdot E0 + E3\cdot E2\cdot E1\cdot\overline{E0} + E3\cdot E2\cdot E1\cdot E0 \end{aligned}$$

$$\begin{aligned} S0(E3,E2,E1,E0) = {} & \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot\overline{E2}\cdot E1\cdot E0 + \overline{E3}\cdot E2\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot E2\cdot E1\cdot E0 + \\ & E3\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + E3\cdot\overline{E2}\cdot E1\cdot E0 + E3\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot E2\cdot E1\cdot E0 \end{aligned}$$

Étape 4 : Tables de Karnaugh

E1E0 \ E3E2	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	0	0	1	1
10	0	0	1	1

S7(E3,E2,E1,E0) = E3

E1E0 \ E3E2	00	01	11	10
00	0	1	1	0
01	0	1	1	0
11	0	1	1	0
10	0	1	1	0

S2(E3,E2,E1,E0) = E2

E1E0 \ E3E2	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	1	1	1
10	1	1	1	1

S1(E3,E2,E1,E0) = E1

E1E0 \ E3E2	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	1	1	1	1
10	0	0	0	0

S0(E3,E2,E1,E0) = E0

Étape 5 : Logigramme



Exercice 04 :

1)

Porte logique	Portes NAND	Portes NOR
		
		
		



2)







3)







4) La conclusion de la différence entre l'utilisation de la méthode de remplacement porte par porte, et la méthode de la poussée de bulles est que la deuxième réduit le nombre de portes.

Exercice 05 :

1) La construction du Multiplexeur 2 entrées avec la méthode à 5 étapes :

Précédemment faite dans l'exercice 3



La construction du Multiplexeur 2 entrées en utilisant les Tristates Buffers :



La construction du Multiplexeur 8 entrées en utilisant les Multiplexeur 2 entrées :



2) Description du circuit :

Le circuit globalement à 2 entrées A et B. A arrive directement à l'additionneur final tandis que B à une possibilité de prendre 2 chemins choisis par le Multiplexeur et le Démultiplexeur, elle a un chemin direct et un autre qui doit passé par le Complément-à-1 et une addition avec la valeur 1. Dans le circuit on arrive à observer le contrôle de flux de l'information exercé par le Multiplexeur/Démultiplexeur pour choisir un chemin donné. C'est la 3-ième entrée en (?) qui fait choisir si le flux de B doit passé directement ou bien passé par le chemin Complément-à-1 et l'additionneur +1.



Q : Que fait le circuit ?

R : Le circuit est un circuit qui fait l'addition et la soustraction en Complément-à-2, la soustraction est faite en rendant négatif le deuxième opérande en appliquant le Complément-à-1 suivi par l'addition +1(ex : 1-2 devient 1+(-2), -2 est le Complément-à-2 de 2)

Q : Donner un nom pour la 3-ième entrée ?

R : le nom c'est $\overline{\textit{addition}}$*/soustraction*, si l'entrée est à 0 le circuit fait l'addition (d'où $\overline{\text{addition}}$) , si elle est à 1 il fait la soustraction. Cette manière de nommer les pins est très utilisée dans le domaine de la conception Hardware.

Q : Remplacer le circuit Complément-à-1 par un circuit équivalent plus simple

R :



Q : Dessiner le schéma Global du circuit.

R :



Remarque 1: Le circuit précédent avait pour but de démontrer la manière avec laquelle le Multiplexeur/Démultiplexeur arrive à faire le contrôle de flux, par contre ce n'est pas la meilleur façon d'implémenter l'Additionneur/Soustracteur, d'autres constructions plus optimaux serons étudiés dans l'exercice suivant.

Remarque 2: Dans la question où il fallait remplacer le Complément-à-1 par un circuit équivalent plus simple, la porte Not avec 4 entrées et 4 sorties est interprété par 4 portes NOT avec une seule entrée et une seule sortie mis en parallèle. Mais si c'était une porte AND par exemple, ça pourrait faire une confusion entre; 4 portes en parallèle pour chaque entrée ou bien une seule avec 4 entrées misent en *et* logique (E0·E1·E2·E3). Les 2 interprétations sont correctes et il n'y a pas de règle précise, généralement il faut distinguer le contexte (le rôle) de son utilisation dans le circuit.

3) Construction du circuit de l'Arbitre

<u>Étape 1</u> : Schéma global



Par observation on peut penser à subdiviser le circuit combinatoire en 2 circuits combinatoires séparés plus simples, ça rendrait la construction plus facile.

<u>Étape 2</u> : Table de Vérité

E0	E1	S0	S1
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

E2	E3	S2	S3
0	0	0	0
0	1	0	1
1	0	1	0
1	1	1	1

<u>Étape 3</u> : Fonctions Canoniques Disjonctives

$S0(E0,E1) = E0 \cdot \overline{E1} + E0 \cdot E1$
$S1(E0,E1) = \overline{E0} \cdot E1 + E0 \cdot E1$

$S2(E2,E3) = E2 \cdot \overline{E3} + E2 \cdot E3$
$S3(E2,E3) = \overline{E2} \cdot E3 + E2 \cdot E3$

<u>Étape 4</u> : Par observation

S0(E0,E1) = E0
S1(E0,E1) = E1

S2(E2,E3) = E2
S3(E2,E3) = E3

<u>Étape 5</u> : Logigramme



4) Construction de la micro-architecture :



Construction du circuit de l'Arbitre

<u>Étape 1</u> : Schéma global



E2,E1,E0	Départ	Arrivé
000	Circuit 1	Circuit 2
001	Circuit 1	Circuit 3
010	Circuit 1	Circuit 4
011	Circuit 2	Circuit 3
100	Circuit 2	Circuit 4
101	Circuit 3	Circuit 4

110 et 111 : non utilisées.
E3 c'est le sens : 0 même sens, 1 sens inverse.

Étape 2 : Table de Vérité

E3	E2	E1	E0	EN1	EN2	EN3	EN4	TB1	TB2	TB3	TB4
0	0	0	0	0	1	0	0	1	0	0	0
0	0	0	1	0	0	1	0	1	0	0	0
0	0	1	0	0	0	0	1	1	0	0	0
0	0	1	1	0	0	1	0	0	1	0	0
0	1	0	0	0	0	0	1	0	1	0	0
0	1	0	1	0	0	0	1	0	0	1	0
0	1	1	0	-	-	-	-	-	-	-	-
0	1	1	1	-	-	-	-	-	-	-	-
1	0	0	0	1	0	0	0	0	1	0	0
1	0	0	1	1	0	0	0	0	0	1	0
1	0	1	0	1	0	0	0	0	0	0	1
1	0	1	1	0	1	0	0	0	0	1	0
1	1	0	0	0	1	0	0	0	0	0	1
1	1	0	1	0	0	1	0	0	0	0	1
1	1	1	0	-	-	-	-	-	-	-	-
1	1	1	1	-	-	-	-	-	-	-	-

Étape 3 : Fonctions Canoniques Disjonctives

$EN1(E3,E2,E1,E0) = E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + E3\cdot\overline{E2}\cdot E1\cdot\overline{E0}$

$EN2(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot E1\cdot E0 + E3\cdot E2\cdot\overline{E1}\cdot\overline{E0}$

$EN3(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot\overline{E2}\cdot E1\cdot E0 + E3\cdot E2\cdot\overline{E1}\cdot E0$

$EN4(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot E2\cdot\overline{E1}\cdot E0$

$TB1(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + \overline{E3}\cdot\overline{E2}\cdot E1\cdot\overline{E0}$

$TB2(E3,E2,E1,E0) = \overline{E3}\cdot\overline{E2}\cdot E1\cdot E0 + \overline{E3}\cdot E2\cdot\overline{E1}\cdot\overline{E0} + E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0}$

$TB3(E3,E2,E1,E0) = \overline{E3}\cdot E2\cdot\overline{E1}\cdot E0 + E3\cdot\overline{E2}\cdot\overline{E1}\cdot E0 + E3\cdot\overline{E2}\cdot E1\cdot E0$

$TB4(E3,E2,E1,E0) = E3\cdot\overline{E2}\cdot E1\cdot\overline{E0} + E3\cdot E2\cdot\overline{E1}\cdot\overline{E0} + E3\cdot E2\cdot\overline{E1}\cdot E0$

Étape 4 : Tables de Karnaugh

E1E0 \ E3E2	00	01	11	10
00	0	0	0	1
01	0	0	0	1
11	0	-	-	0
10	0	-	-	1

E1E0 \ E3E2	00	01	11	10
00	1	0	1	0
01	0	0	0	0
11	0	-	-	1
10	0	-	-	0

$EN1(E3,E2,E1,E0) = E3\cdot\overline{E2}\cdot\overline{E1} + E3\cdot E1\cdot\overline{E0}$

$EN2(E3,E2,E1,E0)= \overline{E3}\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0} + E3\cdot E1\cdot E0 + E3\cdot E2\cdot\overline{E0}$

E1E0 \ E3E2	00	01	11	10
00	0	0	0	0
01	1	0	1	0
11	1	-	-	0
10	0	-	-	0

EN3(E3,E2,E1,E0) = $\overline{E3}\cdot\overline{E2}\cdot E0 + E3\cdot E2\cdot E0$

E1E0 \ E3E2	00	01	11	10
00	0	1	0	0
01	0	1	0	0
11	0	-	-	0
10	1	-	-	0

EN4(E3,E2,E1,E0) = $\overline{E3}\cdot E1\cdot\overline{E0} + \overline{E3}\cdot E2$

E1E0 \ E3E2	00	01	11	10
00	1	0	0	0
01	1	0	0	0
11	0	-	-	0
10	1	-	-	0

TB1(E3,E2,E1,E0) = $\overline{E3}\cdot\overline{E2}\cdot\overline{E1} + \overline{E3}\cdot E1\cdot\overline{E0}$

E1E0 \ E3E2	00	01	11	10
00	0	1	0	1
01	0	0	0	0
11	1	-	-	0
10	0	-	-	0

TB2(E3,E2,E1,E0) = $\overline{E3}\cdot E1\cdot E0 + \overline{E3}\cdot E2\cdot\overline{E0}$
$+ E3\cdot\overline{E2}\cdot\overline{E1}\cdot\overline{E0}$

E1E0 \ E3E2	00	01	11	10
00	0	0	0	0
01	0	1	0	1
11	0	-	-	1
10	0	-	-	0

TB3(E3,E2,E1,E0) = $\overline{E3}\cdot E2\cdot E0 + E3\cdot\overline{E2}\cdot E0$

E1E0 \ E3E2	00	01	11	10
00	0	0	1	0
01	0	0	1	0
11	0	-	-	0
10	0	-	-	1

TB4(E3,E2,E1,E0) = $E3\cdot E1\cdot\overline{E0} + E3\cdot E2$

<u>Étape 5</u> : Logigramme




EN2
EN3
EN4
TB1
TB2
TB3
TB4

Exercice 06 :

1) Pour faire l'addition on va utiliser la composition en cascade des Full-Adder (voir le cours), ça va nous simplifier l'opération B+1.



Full-Adder



Le schéma de l'UAL complète est comme suite :



L'entrée 0 et l'entrée 1 du Multiplexeur prennent respectivement les signaux A et B. L'entrée 2 du Multiplexeur est celle de la fonction B+1, elle est implémentée par l'addition de 0+B avec la retenue précédente mise à 1, ce qui revient à B+1. L'entrée 3 est une addition A+B avec la retenue précédente à 0. L'entrée 4 pour la soustraction de A-B est implémentée par l'addition de A+(-B), puisque on est en Complément-à-2 (-B) c'est $\overline{B}$ (bit par bit qui est le Complément-à-1) +1 réalisé par la retenue précédente mise à 1. L'entrée 5, 6 et 7 du Multiplexeur sont respectivement not, and et or bit par bit.

2) L'optimisation va se faire sur les opérations B+1, A+B et A-B, chacune utilise un Additionneur. Réellement un seul Additionneur comporte un nombre élevé de portes (8 x 5 = 40 portes). On va minimiser l'UAL de tel-sorte quelle n'utilise qu'un seul Additionneur au-lieu de 3 pour les 3 opérations.



Les 2 portes AND en suivant l'entrée des Fonctions (F2,F1 et F0) permettent de détecter respectivement l'opération B+1 et A-B, si sur l'entrée des Fonctions il y a le code de B+1 ou de A-B la porte correspondante va émettre un 1. La porte OR à l'entrée de la retenue précédente de l'Additionneur va utiliser la sortie des 2 AND et approvisionner l'Additionneur avec +1 si l'opération est B+1 ou A-B, et 0 si c'est A+B (suivant le même raisonnement de l'UAL non optimisée précédente). La porte AND à la 1-ière entrée de l'Additionneur permet de choisir bit par bit d'entrer la valeur 0 lors de l'opération B+1 ou la valeur A pour A+B et A-B, ce choix est contrôlé par le 1-ier AND qui détecte B+1, pour rappel le choix se fait sur la porte AND de tel-sort que si elle reçoit un 0 dans l'une de ses entrées elle émet en sortie un 0, et si elle reçoit un 1 elle émet la valeur de la 2-ième entrée. Pour la 2-ième entrée de l'Additionneur le XOR permet de faire le Complément-à-1, s'il reçoit un 0 du AND détecteur de A-B il ne fait pas de Complément, mais s'il reçoit un 1 il fait le Complément-à-1 bit par bit de l'autre entrée du XOR. Ce comportement vient de la logique du XOR (À vérifier sur la table de vérité du XOR), si une entrée est à 0 la sortie serait la même que la 2-ième entrée, et inversement si une entrée est à 1, la sortie serait le Complément-à-1 (non logique ou l'inverse) de la 2-ième entrée.

3) On peut remarquer que le Multiplexeur en bas n'a que 4 entrées commandées avec les 2 bits F1 et F0, F2 permet de commander un autre Multiplexeur sur l'entrée B, si F2 = 0 c'est B qui est utilisée sur le reste de l'UAL sinon c'est le $\overline{B}$ (Complément-à-1) qui est utilisée, ainsi la table des fonctions est subdivisée en 2 parties, pour F2 = 0 la 1-ière moitié des opérations utilisent B, dont A AND B, A OR B et A + B implémentés respectivement bit par bit par une porte AND, OR et un Additionneur. Alors que pour F2 = 1 la 2-ième moitié utilise $\overline{B}$, dont A AND $\overline{B}$, A OR $\overline{B}$ et A – B, qui sont aussi implémentés sur la porte AND, OR et l'Additionneur. C'est le F1 et F0 qui permettent par le Multiplexeur en bas de choisir quelle opération prendre sur une moitié donnée de la table. Pour l'opération A - B et en considérant l'encodage Complément-à-2, elle est implémentée comme A+($\overline{B}$+1), le +1 est fourni comme retenue précédente (C_{in} : Carry in en anglais) pour l'Additionneur par F2 qui est mis à 1 pour cette opération. Il est à noter que le C_{out} dans cette UAL représente une sortie additionnelle. L'opération SLT (Set if Less Than : mettre à 1 si totalement inférieur à) réalise l'opération de comparaison *Totalement Inférieur* en utilisant la soustraction, ainsi pour savoir si A<B L'UAL fait A-B, et prend le dernier bit [N-1] qui représente le bit de signe, ensuite l'UAL va étendre le bit sur N bits avec l'*Étendeur-de-0* en ajoutant des 0, de cette manière si A-B est négatif la sortie dans la position 3 du Multiplexeur serait 00...01, et si le résultat est positif la sortie est 00..00 sur N bits. Bien sur la même opération pour F2 = 0 n'a pas de sens d'où son non utilisation dans la table. Réellement N dans le livre est égale à 32 bits.

Table 5.1 ALU operations

$F_{2:0}$	Function
000	A AND B
001	A OR B
010	A + B
011	not used
100	A AND $\overline{B}$
101	A OR $\overline{B}$
110	A – B
111	SLT



4) Le Multiplicateur :



Le Diviseur :



Cellule



Remarque : Sous_ dans le nom de l'entrée de la cellule est $\overline{\text{Sous}}$. Dans la littérature on peut aussi trouver des formats comme Sous_{bar} ou Sous_{b}.